„Pavažinėkite po Silicio slėnį ir pamatysite stebėtinai mažai miesto panoramos. Kraštovaizdį nusėta žemaaukščių biurų, vasarnamių ir prekybos centrų. Mikroschemos, kurios davė regionui pavadinimą, sukonstruotos panašiai. Milijonai žemaaukščių tranzistorių – elektros jungiklių, kurie sukuria dvejetainį skaičių 1 arba 0 ir tokiu būdu sudaro skaičiavimo pagrindą – yra išdėstyti vienas šalia kito ant silicio plokštelės.
Per pastarąjį pusšimtį metų, siekdami didesnio našumo, lustų gamintojai išmoko sumažinti savo tranzistorius ir juos vis glaudžiau supakuoti. Tačiau šis triukas jau seniai nebeveikia. Kad pažanga tęstųsi, įmonės pagaliau pradeda kilti aukštyn. Pramonės ateitis atrodys ne tiek kaip Kalifornijos plėtra, kiek labiau kaip vertikalus Manhatano miesto peizažas.
Birželio 16 d. konferencijoje Havajuose Pietų Korėjos įmonė „Samsung Electronics“ pareiškė, kad jai pavyko sudėti dviejų tipų tranzistorius vieną ant kito, taip sutaupant daug vietos. Po kelių dienų amerikiečių įmonė IBM, atliekanti pažangios lustų gamybos tyrimus, paskelbė apie savo vertikalų tranzistorių.“ „Intel“ ir TSMC, dar du dabartiniai gigantai, siekia sukurti panašią technologiją, kuri, kaip tikisi pramonė, gali pasirodyti komerciniuose produktuose 2030-ųjų pradžioje.
Kinijos technologijų čempionai siekia panašių idėjų, tačiau dėl šiek tiek kitų priežasčių. Amerikos eksporto kontrolė atkirto jiems gamybos įrankius, reikalingus mažiausiems tranzistoriams sukurti, todėl jie priversti ieškoti alternatyvių būdų.
Gegužės 25 d. „Huawei“, pirmaujanti šalies lustų gamintoja, paskelbė apie technologiją, vadinamą „loginiu lankstymu“, kuria siekiama sukrauti ištisas grandines, o ne atskirus komponentus.
Nesvarbu, ar tai būtų fizikos, ar Amerikos sankcijų apribojimai, atrodo, kad vienintelis kelias yra aukštyn.
Pradėkite nuo fizikos. Tranzistorių mažinimas padeda dviem būdais. Pirma, tiesiog daugiau jų sutalpinus į tam tikrą vietą, galima pagaminti sudėtingesnius lustus. Kita vertus, dėl įrenginio ypatumų kuo mažesnis tranzistorius, tuo geriau jis veikia – bent jau iki tam tikro lygio. Mažesni tranzistoriai įsijungia ir išsijungia greičiau ir tuo pačiu metu sunaudoja mažiau energijos. 1965 m. Gordonas Moore'as, kuris vėliau įkūrė „Intel“, prognozavo, kad tranzistorių, telpančių ant silicio gabalo, skaičius maždaug kasmet padvigubės (vėliau patikslintas iki dviejų). Pramonė organizavosi pagal tai, kas tapo žinoma kaip Moore'o dėsnis.
Tačiau iki 2000-ųjų vidurio tranzistoriai pradėjo netinkamai veikti. Jie tapo tokie maži, kad srovė tekėjo net ir tada, kai jie turėjo būti išjungti, eikvodami energiją ir generuodami nepageidaujamą šilumą. Jų perprojektavimas suteikė šiek tiek daugiau laiko. Plokšti tranzistoriai užleido vietą šiek tiek vertikalesniems dizainams, vadinamiems FinFET, kurie padėjo kontroliuoti nuotėkį. Po FinFET sekė vartų tipo (GAA) tranzistoriai – dabartinė technologijų pažanga.
Perprojektavimai vis mažėjo, tačiau sugriovė jų ekonomiką. Dešimtmečius įmonės galėjo tiekti daugiau skaičiavimo galios už mažesnę kainą vienam tranzistoriui. Tačiau nebe dabar. Duomenų teikėja „Bloomberg Intelligence“ apskaičiavo, kad 2024 m. milijardas tranzistorių, naudojant TSMC N3 procesą, kuris tuo metu buvo pažangiausias, kainuos maždaug 40 % daugiau nei naudojant ankstesnį N5 procesą.
Vienas iš tikslų Didelis poslinkis į viršų yra loginiai vartai – įrenginiai, sudaryti iš tranzistorių. Paprasčiausias, keitiklio arba „NOT“ vartas, paverčia 1 į 0 arba atvirkščiai. Jį sudaro du sujungti tranzistoriai, sudėti greta. Inžinieriai turi palikti tarpą, kad du tranzistoriai netrukdytų vienas kitam.
IBM mano, kad vietoj to, sudėjus tranzistorius, naudojant įrenginį, vadinamą „komplementariu lauko efekto tranzistoriumi“ (CFET), galima perpus sumažinti loginiams vartams reikalingą plotą, tuo pačiu užtikrinant 50 % didesnį našumą arba 70 % geresnį energijos vartojimo efektyvumą. CFET sudeda vieną GAA tranzistorių tiesiai ant kito, o izoliacinis sluoksnis užtikrina, kad abu gerai veiktų kartu.
Įmonė gamina savo CFET naudodama metodą, vadinamą nuosekliąja gamyba. Pirmiausia sukonstruojamas apatinis tranzistorius. Tada apverčiama antroji silicio plokštelė ir sujungiama su pirmąja – procesas panašus į viršutinio sumuštinio gabalėlio uždėjimą ant apatinio. Viršutinis tranzistorius tada sukonstruojamas ant šio antrojo, perkelto sluoksnio. Tuo tarpu „Intel“, „Samsung“ ir TSMC savo gaminiams teikia pirmenybę „monolitiniam“ požiūriui. CFET tranzistoriai, kuriuose du tranzistoriai yra vienas virš kito ant to paties silicio pagrindo.
Serge'as Biesemansas iš Belgijoje įsikūrusios puslaidininkių tyrimų organizacijos IMEC teigia, kad monolitinis variantas geriau tinka esamiems gamybos metodams, nors jam reikia modifikuoti įrankius, kad jie galėtų susidoroti su neįprasta sukrautų tranzistorių geometrija. IBM nuoseklūs CFET tranzistoriai leidžia išvengti būtinybės žaisti su įrankiais, o tai kainuoja papildomus gamybos etapus. Kinijos žengimą į trečiąjį matmenį skatina politika. Nuo 2019 m. Amerika uždraudė olandų įrankių gamintojui ASML parduoti Kinijai savo ekstremalaus ultravioletinio (EUV) litografijos įrenginius. Dėl to Kinijos įmonėms labai sunku gaminti lustus su mažiausiais įmanomais komponentais. Todėl „Huawei“ bando kitokią taktiką.
Įmonė teigia, kad lusto greitis priklauso nuo dviejų dalykų: kaip greitai jo tranzistoriai gali įsijungti ir išsijungti ir kiek laiko užtrunka, kol signalas perbėga per sistemą. Šiuolaikinių lustų perjungimo greitis yra toks didelis – milijardus kartų per sekundę – kad konstruktoriai atsižvelgia į laiką, kurio reikia, kad elektrinis signalas, judantis didele šviesos greičio dalimi, sklistų per vieną iš jų.
Kadangi sankcijos apribojo pirmąjį kintamąjį, „Huawei“ daugiausia dėmesio skiria antrajam. „Loginis lankstymas“ padalija tai, kas paprastai būtų vienas lustas, į du silicio gabalėlius. Šios dvi plokštelės tada dedamos viena į kitą ir sujungiamos itin tiksliu sujungimu. Muhannadas Bakiras, inžinerijos profesorius Džordžijos technologijos institute Atlantoje, naudoja dviejų taškų ant popieriaus lapo analogiją. Sulenkite popierių taip, kad taškai liestųsi, o atstumas tarp jų beveik išnyktų. Tai atliekama in silico metodu, kuris sumažina atstumus, kuriuos reikia įveikti elektriniams signalams, taip pagerinant greitį.
„Huawei“ mano, kad „Logic Folding“ gali pagerinti energijos vartojimo efektyvumą maždaug 40 % ir kartu padidinti našumą. Teigiama, kad pasiekiamas maždaug 238 m3 tranzistorių tankis kvadratiniame milimetre – imituojantis TSMC N3 proceso tankį – nepaisant to, kad naudojami senesni gamybos įrankiai. Į tokius palyginimus reikėtų žiūrėti atsargiai, nes tranzistorių tankį sunku tiesiogiai palyginti tarp gamybos procesų. Vis dėlto jie iliustruoja įmonės ambicijas.
Ir vis tiek aš sėdžiu
Aukštų pastatų kūrimas išsprendžia kai kurias problemas, o kitas sukuria. Viena iš jų – šiluma, kuri jau yra vienas didžiausių ribojančių veiksnių lustų kūrime. Kadangi 3D lusto šilumą generuojantis tūris didės greičiau nei paviršiaus plotas, skirtas jai pašalinti, problema greičiausiai dar labiau pablogės. Lustų projektavimo programinė įranga buvo parašyta daugiausia plokštiems išdėstymams ir ją reikia permąstyti. Plokštelių sujungimas reikalauja ypatingo tikslumo; defektai bet kuriame sluoksnyje gali smarkiai sumažinti našumą. „Huawei“ nesitiki didelio masto gamybos maždaug iki 2031 m.
Tokiems konkurentams kaip TSMC „Huawei“ metodo pritaikymo privalumai šiandien nėra visiškai verti išlaidų. Bendrovė mano, kad iš senojo, žemo aukščio modelio gali išspausti dar vieną ar dvi iteracijas. „Huawei“ neturi tokios galimybės. Moore'o dėsnio sulėtėjimas senus darbo metodus padarė mažiau patrauklius visiems. „Huawei“, kaip pripažįsta pati bendrovė, dėl politikos šie apribojimai atsirado anksčiau ir yra svarbesni.“ [1]
1. Manhattan on my mind. The Economist; London Vol. 460, Iss. 9507, (Jul 11, 2026): 76, 77.
Komentarų nėra:
Rašyti komentarą